一作+通讯,晶体管最新Nature
第一作者:Suraj S. Cheema, Nirmaan Shanker
通讯作者:Suraj S. Cheema, Sayeef Salahuddin
通讯单位:美国加州大学伯克利分校, 美国劳伦斯伯克利国家实验室
DOI: https://doi.org/10.1038/s41586-022-04425-6
01
背景介绍
随着先进晶体管横向尺寸的缩放,无论是为了保留栅极对沟道的控制,还是为了降低工作电压,都希望增加栅电容。2008年,研究人员通过高介电常数HfO2的掺入使得栅极堆叠发生了根本性的变化,至今仍是人们使用的首选。
02
本文亮点
1. 本工作报告了一种新的HfO2-ZrO2超晶格异质结构作为栅极堆叠,即以混合铁电-反铁电顺序直接集成到Si晶体管上,并按比例缩小到大约20 ångströms,与高性能晶体管所需的相同栅极氧化物厚度。
2. 金属氧化物半导体电容器的总等效氧化物厚度相当于约6.5 ångströms的有效SiO2厚度。如此低的有效氧化物厚度(EOT以及由此产生的较大电容在常规HfO2基高介电-恒栅堆中不清除界面SiO2就无法实现,对电子输运和栅漏电流产生不利影响。因此,本工作的栅极堆叠不需要这种清除,提供更低的漏电流并且不会降低迁移率。
3. 这项工作表明,超薄铁氧体HfO2-ZrO2多层膜,在两纳米厚度范围内通过竞争铁电-反铁电顺序稳定,为电子器件中的先进栅极氧化物堆叠提供了一条途径,超越了传统的基于HfO2的高介电常数材料。
03
图文解析
要点:
1、本工作提出了一种超薄HfO2-ZrO2超晶格栅堆,它利用混合铁电反铁电相变 (FE-AFE)阶(图1a,b),稳定到2-nm厚度——与先进晶体管所用的高κ氧化物厚度相同。
2、与主要半导体行业建立的基准相比,没有清除界面SiO2导致相同EOT的漏电流显着降低。此外,由于EOT与这些HfO2-ZrO2铁氧体栅叠层一起缩放,因此没有观察到迁移率下降。因此,利用铁序的超薄HfO2-ZrO2栅堆叠为先进的节能晶体管提供了一条有希望的途径。
3、利用高分辨TEM(图1d)和面内掠入射衍射(图1e)对HfO2-ZrO2异质结的铁磁有序结构进行了表征。这两种技术都表明萤石结构薄膜中存在四方相(P42/nmc,T相)和正交相(Pca21相),分别对应于AFE和FE阶。
4、此外,局部TEM成像表明FE(正交)和AFE(四方)相横向交织(图1d)。同步加速器X射线光谱和光谱进一步证实了2-nm HfO2-ZrO2-HfO2 (HZH)多层膜中存在反转对称性破坏。
要点:
1、为了直接证实混合AFE-FE系统中更高的磁化率,本工作在具有相同超晶格周期的较厚薄膜上进行了金属-绝缘体-金属电容结构的电容-电压(C-V)滞回环(图2a)。除了FE-AFE混合有序外,超晶格的总电容比相同厚度的常规AFE ZrO2和FE Zr:HfO2都大(图2a),表现出更高的磁化率。
2、为了量化介电常数,对超晶格厚度系列进行了电容测量。这些测量得到的介电常数约为52 (图2b),大于FE正交Zr∶HfO2和AFE四方ZrO2的值。
3、为了进一步了解这些HZH超晶格中铁的演化,本工作进行了低温测量。对于较厚的HZH,温度依赖的C-V回线在室温以下稍微冷却(约240K,图2c)时表现出从混合铁滞到类FE滞后性的演化,这与温度依赖的X射线谱表明在相似温度下由混合的四方正交相转变为主要的正交结构相一致,FE相稳定性增强。
要点:
1、这种电容增强的实际含义可以在图3b中清楚地看到,它显示了漏电流与EOT行为的关系。漏电流在Vg−Vfb=−1 V处测量,其中Vfb是半导体的平带电压,Vg是栅极电压。
2、Hf:Zr:Hf 4:12:4叠层的漏电流在相同EOT下显著降低。值得注意的是,在9Å以下,其他栅叠层需要复杂的清除技术来降低界面SiO2的厚度。另一方面,铁栅堆叠可以达到大约6.5Å没有任何清除,从而导致较低的漏电流(图3b)。
3、此外,由于远程声子散射的增加,界面SiO2的清除导致每清除SiO2约 20cm2V-1s-1的迁移率损失。为了考察迁移率如何随EOT演变,本工作将实现较低EOT HZH栅堆叠的晶体管与较高EOT的传统HfO2栅堆叠进行了比较,两者的物理厚度相同。值得注意的是,两种堆叠的迁移率基本保持不变,这表明与标准的高κ介电栅堆叠相比,混合铁质多层栅堆叠导致电子传输没有根本变化。
4、此外,这项工作证明了HfO2-ZrO2超晶格异质结构作为栅极堆叠在低于9ÅEOT的迁移率没有损失,在这一点上,传统的高κ栅极堆叠由于降低EOT所必需的清除而显示出迁移率下降(图3c)。
原文链接:https://www.nature.com/articles/s41586-022-04425-6